Del 16 al 18 de octubre tendrá lugar en León la séptima edición del congreso TEEM (Technological Ecosystems for Enhancing Multiculturality), organizado por la Universidad de León y los grupos de investigación de robótica e interacción y e-learning de dicha universidad. Cabe destacar además la participación del Director General de COMPUTAEX en el comité científico del congreso, colaborando en su organización como chairman y reviewer del track 9 "Supercomputing Education: Thinking in Parallel".

Este evento reúne a investigadores y estudiantes de posgrado interesados en combinar diferentes aspectos de la tecnología aplicada al desarrollo de la sociedad del conocimiento, con una atención especial a cuestiones educativas y de aprendizaje.

El investigador e ingeniero de COMPUTAEX, Javier Corral, presentará su ponencia "Efficiency Analysis in Code Development for High-Performance Computing Centers" a partir de las 16:00 horas.

La computación de alto rendimiento (HPC, High-Performance Computing) se ha convertido en una herramienta indispensable para resolver proyectos de gran complejidad que de otra forma no podrían ser abordados. Sin embargo, desarrollar programas paralelos que aprovechen realmente sus beneficios, mediante un uso adecuado y eficiente de los recursos disponibles, resulta complicado para usuarios noveles o investigadores de ramas de la ciencia muy alejadas de la programación informática.

Con el objetivo de ayudar a estos usuarios y lograr mejores rendimientos en centros HPC, en CénitS se ha desarrollado un transcompilador para la paralelización automática de códigos secuenciales. Los esfuerzos actuales se centran en ampliar dicho transcompilador con un módulo adicional para la optimización de códigos secuenciales y paralelos, con el objetivo de acelerar sus tiempos de ejecución. Para ello, se evaluaron diversas técnicas para la escritura de código eficiente,  con el fin de ser integradas en el transcompilador en el futuro. De este modo, Corral discute en su trabajo la importancia de estas técnicas para disminuir los tiempos de ejecución de los programas HPC. Además, muestra un conjunto de pruebas desarrolladas para analizar y medir las mejoras obtenidas al aplicar cada una de las técnicas, consiguiendo todas ellas un significativo impacto en los tiempos de ejecución.